

# МОНОЛИТЕН МОЩЕН РАДИО-ЧЕСТОТЕН ПРЕОБРАЗОВАТЕЛ КЛАС DE

инж.Гергана Николова Додева, Пламен Димитров Попов,  
Никола Иванов Динков, инж.Кристи Николова Михайлова

Технически Университет – София, ЕСАД лаборатория  
+359 2 9653115, dodeva@ecad.vmei.acad.bg, popov@ecad.vmei.acad.bg, dinkov@ecad.vmei.acad.bg,  
knm@ecad.vmei.acad.bg


***Dodeva G.N., Popov P.D., Dinkov N.I., Mihailova K.N.,  
Monolithic RF Power Class DE Inverter.*** In this article electrical and topological design of the inverter class DE and the drivers are presented. The inverter operates with 25% or 50% duty cycle of the input signal. The driver stages for inverter control are also presented. They have to provide pulses with minimum slope. At first the circuits are explored at low frequencies (1MHz) using program OrCad 9.2. The inverter is designed to operate at high frequency (1GHz) using CAD system CADENCE. The electrical simulations and physical designs of the circuits are made for AMS 0.8um SiGe BiCMOS and AMS 0.35um Si CMOS technologies.

## 1. ВЪВЕДЕНИЕ

Мощните усилватели (МУ) се намират в предавателната верига на радио частта на безжичната система. Те са последното усилвателно стъпало преди сигналът да бъде изпратен, затова трябва да дават достатъчна изходна мощност за преодоляване на загубите между предавателя и приемника. Размерът на изходната мощност силно зависи от разстоянието, на което ще се изпраща сигналът: той започва от мили-вати за приложения на закрито - микро-микро клетките (picocells) и стига до няколко вата за покриването на по-обширен район [1].

Мощният усилвател е основния консуматор на енергия в радио частта на безжичната секция. Така основен критерий при избора на схема е колко ефективно той ще преобразува входната постояннотокова мощност в изходна радио-честотна мощност, т.е. търсят се схеми, даващи по-висок коефициент на полезно действие (КПД). Друг важен критерий е линейността на МУ. При проектирането на МУ-ли винаги се прави компромис между КПД и линейност като избора на система и съответен модулиращ метод на радио-честотните сигнали определя на кой от критериите да се наблегне [1].


В настоящата статия се разглежда клас DE мощен преобразувател. Разработването и проектирането на този клас усилватели е част от проект за изследването на различни класове МУ-ли като част от предавателен модул за приложение в радио-честотните безжични комуникации. Основните критерии при проектирането на монолитния преобразувател са: коефициента на полезно действие и ниската консумация на стъпалото. Схемата на клас DE е показана на фиг.1. По теоретична обосновка този клас дава почти 100% КПД и работи в



Фиг. 1. Схема на мощен усилвател клас DE.

## 2. КЛАС DE ПРЕОБРАЗОВАТЕЛ

Предимството на клас DE пред клас E усилвателя (разработван към същия проект) е, че съдържа в своята схема само една бобина, което прави преобразуването на енергията по-ефективно при ниско изходно напрежение и определена работна честота. При този клас преобразователи, токутъ при превключване на приборите е малък и двата транзистора изпълняват условията за превключване на клас E [3].



Фиг.2. Времедиаграми на дрейновото и изходното напрежение на клас DE в идеален случай.


Схемата на клас DE съставлява е показана на фиг.1. То се състои от два транзистора  $T_1$  и  $T_2$ , работещи в ключов режим, два кондензатора  $C_{T1}$  и  $C_{T2}$ , които шунтират двата ключа и резонансната верига  $C_0-L_0-R_L$  [2]. Оптималното управление на клас DE е, когато коефициентът на запълване (КЗ) на входните импулси е под 50%. Променяйки широчината на импулсите може да променя стойността на изходната мощност и да се намалява консумацията на схемата. Когато входните сигнали са с 25% КЗ, през част от периода и двата ключа са изключени. По време на тази пауза изходният ток  $i_0$  зарежда единия от шунтиращите кондензатори и разрежда другия. Ако са изпълнени условията за превключване на клас E, напрежението  $V_{D1}$  в средната точка между приборите се променя от захранващото напрежение  $V_{DD}$  до нула. Времедиаграмите на напрежението на дрейна и на изхода, при коефициент на запълване 25%, са показани на фиг.2., където  $V_{S1}$  и  $V_{S2}$  са напреженията върху двата прибора,  $V_o$  е изходното напрежение, а  $Dr1$  и  $Dr2$  са управляващите сигнали. Оптимален режим на работа на преобразувателя клас DE, в настоящата статия, ще се приема този, за който входните импулси са с 25% коефициент на запълване. В статия се разглеждат резултатите, получени при работа на клас DE в избрания за оптимален режим.

## 3. РЕЗУЛТАТИ ОТ ИЗСЛЕДВАНЕ НА КЛАС DE ПРИ НИСКИ ЧЕСТОТИ

Разглеждането на клас DE започва на ниски честоти за изучаване на режима на работа на съпалото и особеностите на функционирането му при различна продължителност на входните импулси. Условията на изследване са: захранващо напрежение  $V_{DD}=5V$ , работна честота  $f=1MHz$ , товарно съпротивление  $R_L=50\Omega$ , входно синусоидално напрежение  $V_{in,p-p}=1V$ . Използвана е схемата от фиг. 1, но реализирана с NMOS и PMOS транзистор.

Тъй като клас DE работи в ключов режим, за управлението му е необходимо входният синусоидален сигнал да бъде преобразуван в импулси, с възможност за промяна на ширината на импулсите – 25% или 50%. За целта е проектиран драйвер, чиято схемата е показана на фиг.3, където от двата изхода, именуванни "Out for PMOS" и "Out for NMOS" се взимат сигналите за управлението на транзисторите от усилвателното съпало. Импулсите са с амплитуда близка до стойността на захранващото напрежение,  $V_{Op} \approx 5V$ . На фигура 4 са показани, формираните от драйвера импулси. Вижда се, че те имат добри фронтове и са дефазирани един от друг на  $180^\circ$  и има пауза между включването на всеки един от ключовете. Управляван с така генерираните импулси, клас DE


представя добра синусоида на изхода с размах около 4V, след установяване на режима (фигура 5).




Фиг.3. Драйвер за клас DE, реализиран на OrCAD.

В таблица 1 са представени по-важните параметри на преобразувателя, получени при изследването му на OrCAD.

Разглеждането на клас DE при ниски честоти завършва с реализация на печатна платка. За направата на драйвера и на стъпалото (както и за изследването им в OrCAD) са използвани ZVN3306A/ZTX транзистори.



Фиг.4. Изходни импулси от драйвера.



Фиг.5. Изходна синусоида на клас DE.

Таблица 1. Резултати от симулации и измерване на клас DE при 1MHz

	KЗ, %	$I_{dc}$ , mA драйвер+усилвател	$I_{dc}$ , mA клас DE	$P_{out}$ mW	КПД, %	SR, dBc
Симулирани	25	23.2	20.7	47.84	45	-37.25
Измерени	25	15	5	15.7	62.8	

За разлика от направените симулации на OrCAD, реализацията на печатна платка на схемата показва по-високо КПД и по-малка консумация. Резултатите от измерванията могат да се видят в таблица 1.

#### 4. РЕЗУЛТАТИ ОТ ИЗСЛЕДВАНЕ НА КЛАС DE ПРИ ВИСОКИ ЧЕСТОТИ

Целта на проекта е да получим изходна мощност  $P_0=10\text{dBm}$  върху товарно съпротивление  $R_L=50\Omega$  с максимално КПД ( $\eta$ ) и изходен сигнал с добър хармоничен състав, SR (Spurious Response); при условия: захранващото

напрежение  $V_{DD}=2.8V$ , работна честота  $f=1GHz$ , входен синусоиден сигнал  $V_{sig_{in}}=1V$ , амплитудата на входните импулси  $V_{in}=2.8V$  с  $K3=25\%$ . Технологиите, използвани за проектирането на усилвателите в CADENCE са:  $0.35\mu m$  Si CMOS и  $0.8\mu m$  SiGe BiCMOS, като са използвани само MOS транзистори за по-лесно сравнение на функционалността на схемите.


За управлението на клас DE са проектирани драйвери – и на двете технологии, които да формират правоъгълни импулси с коефициент на запълване 25%. На двата входа на драйвера се подава диференциално синусоиден сигнал с амплитуда  $0.5V$ , а захранващото напрежение също е  $2.8V$ .

#### 4.1. РЕЗУЛТАТИ ОТ ИЗСЛЕДВАНЕ НА КЛАС DE НА $0.35\mu m$ Si CMOS ТЕХНОЛОГИЯ


При изследването на преобразувателя на високи честоти са разгледани два варианта на схемна реализация: с два NMOS транзистора (N-N); и с NMOS и PMOS транзистор (N-P); като и за двата варианта са проектирани драйвери. По-добри резултати са получени с втория схемен вариант (N-P). В таблица 2 са показани резултатите на по-важните параметри на схемите и за двата случая.

Таблица 2 Резултати от симулации на клас DE при  $1GHz$  на  $0.35\mu m$  CMOS

		$I_{DC}$ mA	КПД, %	SR, dBc	$P_o$ mW	$V_{orms}$ mV	$I_{orms}$ mA	$I_{Dcdrv}$ mA
Клас DE с N-N изпълнение	Резултати от изследване с идеална бобина							
	без драйвер	4,375	52,6	-11,52	6,5	567,6	11,35	-----
	с драйвер	3,034	49,2	-10,67	4,2	456,9	9,139	37,53
Клас DE N-P изпълнение	Резултати от изследване с идеална бобина							
	без драйвер	4,712	99,02	-24,1	13,06	808,2	16,16	-----
	Резултати от изследване с реална бобина							
	без драйвер	5,507	79,87	-21	12,31	784,7	15,69	-----
	с драйвер	7,042	53,29	-22,64	10,5	724,8	14,5	55,67




Фиг. 6. Изходни импулси от драйвера за управление на клас DE в реализация N-P




Фиг. 7. Изходно напрежение и напрежението на дрейна на T2 (фиг. 1) на клас DE при реализация N-P, управляван от драйвера.

На фигура 6 са показани изходните импулси, формирани от драйвера, когато е натоварен със стъпалото клас DE. Те имат необходимите форми, за да могат да управляват преобразувателя. Като резултат от управлението на изхода на усилвателното стъпало се получава синусоида с амплитуда почти 1 волт и с добър хармоничен състав (фиг. 7). Формата на дрейновото напрежение, показано на фиг. 7, ( $V_{D1}$  от фиг. 1) съответства на теоретично зададената от [2] и дадена на фиг. 2.

Изработените топологии на драйвера и клас DE преобразувател, на технология AMS 0,35um Si CMOS са показани съответно на фигура 8 и фигура 9. Дебелината на шините и в двете топологии е изчислена в зависимост от протичащия ток по тях. В настоящата статия се използват реални бобини проектирани в ECAD лабораторията. Поради ограниченията на наличните бобини е избрана бобина с определена стойност, а стойностите на останалите елементи са пресметнати спрямо нея по формулите показани в [2] и [4] за клас DE усилвател.




Фиг.8. Топология на преобразувател клас DE, реализиран като стандартна клетка на 0.35um CMOS.




Фиг.9. Топология на драйвер за управление на клас DE, реализирана на 0.35um CMOS.

#### 4.2. РЕЗУЛТАТИ ОТ ИЗСЛЕДВАНЕ НА КЛАС DE НА 0.8um SiGe BiCMOS ТЕХНОЛОГИЯ

На 0.8um SiGe BiCMOS технологията е изследван само схемния вариант на клас DE, реализиран с N- и P- транзистори, защото от резултатите на 0.35um CMOS е установено, че чрез тази схема се постигат по-добри параметри на стъпалото.



Фиг.10. Изходно и дрейвнонапрежение на клас DE в реализация N-P, без управляващо стъпало



Фиг.11. Изходните сигнали от драйвера за управление на схема тип N-P

На фиг.10 са показани формите на дрейновото (върху транзистор T2) и изходното напрежение, постигнати на тази технология. Те са получени при управление на класа с идеални генератори на импулси, вързани към T1 и T2 (виж фиг.1) и при равни други условия, посочени в параграф #4.1.

Таблица 3. Резултати от симулации на клас DE на 0.8um BiCMOS

Клас DE - N-P изпълнение	$I_{DC}$ mA	КПД %	$P_0$ mW	SR dBc	$V_{Orms}$ mV	$I_{Orms}$ mA
с реална бобина - без драйвер	7,485	67,35	13,55	-22,71	823,1	16,46


Проектиран е драйвер за управлението на преобразувателя, но поради ниското бързодействие на MOS транзисторите, не е направено съгласуване с усилвателното стъпало. Формите на сигналите, генерирани от драйвера, са показани на фиг.11.Като цяло резултатите на 0.8um BiCMOS технологията не са толкова добри като получените на 0.35um CMOS: имаме по-висока консумация при същата изходна мощност.

На тази технология е направено топологично проектиране като стандартна клетка само на преобразувателя, защото за драйвера не са получени достатъчно добри резултати. Разработването му продължава. Топологията на стъпалото е показана на фиг.12.

## 5. ЗАКЛЮЧЕНИЕ

От направените изследвания на преобразувател клас DE на ниски и на високи честоти се вижда, че този клас може да даде висок коефициент на полезно действие дори при ниско-волтово изходно напрежение.

Все още продължават изследванията на двете избрани технологии 0.35um Si CMOS и 0.8um SiGe BiCMOS. CMOS технологията е по-добра за високо-честотни реализации, но транзисторите имат ниски пробивни напрежения, което силно влияе върху максималната мощност, която могат да дадат. От друга страна 0.8um SiGe BiCMOS технологията позволява по-високи пробивни напрежение, но MOS транзисторите са по-бавни, което е и причината за по-лошата работа на клас DE усилвателя, реализиран на нея, а използването на биполярни транзистори силно увеличава консумацията на схемата. Трябва да се отбележи, че монолитното изпълнение на бобини е по-добро на BiCMOS технологията, отколкото на CMOS, защото проводимостта на подложката на BiCMOS е по-малка, което е важен фактор при интегралните бобини. Понеже не са приключили изследванията на използваните реални бобини, проектираните в ECAD лабораторията, екстракция на проектираните топологии предстои.



Фиг.12. Топология на клас DE усилвател, реализирана на 0.8um BiCMOS

## 6. ИЗПОЛЗВАНА ЛИТЕРАТУРА

- LAWRENCE E.LARSON EDITOR, CYNTHIA BARINGER, CHRISTOPHER HULL: "RF AND MICROWAVE CIRCUIT DESIGN FOR WIRELESS COMMUNICATIONS", 1996 ARTECH HOUSE, INC., ISBN 0-89006-818-6, pp.345-394
- HIROO SEKIYA, MITSUHIRO MATSUO, HIROTAKA KOIZUMI, SHINSAKU MORI AND IWAO SASASE: "NEW CONTROL SCHEME FOR CLASS DE INVERTER BY VARYING DRIVING SIGNALS", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL.47, DECEMBER 2000, pp.1237-1247
- NATHAN O. SOKAL: "CLASS-E SWITCHING-MODE HIGH-EFFICIENCY TUNED RF/MICROWAVE POWER AMPLIFIER: IMPROVED DESIGN EQUATIONS", WE2C-3, 2000 IEEE MTT-S DIGEST, pp.779-782
- HERBERT L. KRAUSS, CHARLES W. BOSTIAN, FREDERIC H. RAAB: "SOLIDE STATE RADIO ENGINEERING" 1980 BY JOHN WILEY & SONS, INC., ISBN 0-471-03018-X, pp.443-454