

УНИВЕРСАЛЕН ТЕСТЕР ЗА ИНТЕГРАЛНИ СХЕМИ

кти. инж. Тодор Савов - ВМЕИ София

Разработката и производството на ИС с прилаганите съвременни CAD - CAM системи отнема 8 - 10 седмици при Custom design и се намалява при БМК и Gate Array дори до 2 седмици. При това сложността и бързодействието на схемите непрекъснато се увеличава, а изискванията към качество и надеждност нарастват.

Тестването на схема с няколко хиляди до милиони клетки изиска много време, трябва да се извърши с висока точност и стабилност, като след краен контрол трябва да се гарантира поне 99.95% годност на схемите.

Съществуват универсални многоканални тестери с програмно управление и голям набор софтуерни модули. Създаването на тестпрограма за средна ИС на такъв тестер отнема няколко дни. Тестерите са с цена >100000 USD и са трудно достъпими за новоиздадени и малки фирми.

Всеки чип се измерва 2 - 4 пъти (на пластина, корпусиран, при -40 и при +125 deg). За тази цел всяка фирма за разработка и производство на ИС трябва да притежава поне 10 - 15 тестера (при пробера, на различните хандлери, за диагностика на схемите, за развой и настройка на тестпрограми).

Това налага разработка на универсални тестери с цена до 5-10000 USD, при компромис с функционалните параметри (брой канали, тактова честота, диапазон на работните напрежения и токове, но в никакъв случай с точността и стабилността (повторяемостта) на измерванията).



Разглежданият по-долу тестер има 64 независими цифрови канала, всеки от които може да се програмира като вход или изход и да се включи към две аналогови шини. Каналите служат за свързване на измерваната схема и за задаване и измерване на цифрови и аналогови параметри. Тестерът се управлява от IBM PC, в който се записва глобалният резултат от теста и избрани параметри на тестваната схема.

Блоковата схема на тестера е представена на фиг. 1 и се състои от следните блокове:

DUT - (Device Under Test) - блок за функционален (цифров) тест и за комуникация на каналите (8 блока x 8 канала)

ANALOG - блок за задаване и измерване на аналогови величини и

TESTER TOP DRAWING



формиране на еталонно напрежение за тестера 10.000 V

CLKGEN - блок за комуникация с PC, формиране на адресите в тестера и тактовата честота на функционалния тест

PPS - 4 броя програмируеми захранващи напрежения за тестваната схема

LOADBOARD - платка за свързване на измерваната схема към тестера (индивидуална за всяка схема).

ОПИСАНИЕ НА БЛОКОВЕТЕ

DUT картите са изградени на базата на специализирана интегрална схема ASIC - Pin driver, чрез който се задават изходните логически нива или се компарират входовете, като при несъответствие на реакцията на схемата с тествекторите се генерира сигнал за грешка ERRORB. ASIC се конфигурира като изход или вход, като за изход се задава 0, 1, Z или D (данни от патерна), а при вход съответно L, H или X (don't care). Тествекторите се записват в статична RAM памет 64 K, кодирани в по два бита съответно 0, 1, Z за изход и L, H, Z или X за вход. Една двойка ASIC/RAM формира два канала, като една DUT карта обслужва 8 канала. За всяка карта независимо чрез 12-битови DAC се задават изходните нива за логическа нула и за логическа единица, както и нивата за тригериране на входовете VTL и VTH. Използват се два двойни DAC AD7537 с обхват 0 - 10 V. Обхватът на задаваните напрежения е от -4.5 до +12 V, получен чрез суматор, реализиран чрез AD707:

$$U = -(2*U_{dac} + 1/2*U_{ref})$$

Тествекторите (до 64 K) се зареждат еднократно по съответните канали и се съхраняват в RAM паметта до изключване на тестера.

Изпълнението на тествекторите (последователността и честотата) се задава от блок тактов генератор (CLKGEN) чрез адресиране на RAM паметта и чрез тактовите сигнали MCLK и FCNTR(0-2) за всички DUT карти едновременно. Съответствието на входните въздействия и изходната реакция на схемата се следи от ASIC, като при разлика по даден канал се генерира сигнал ERRORB. Изходите ERRORB на всички ASIC са свързани в жично ИЛИ към тригера за грешка в CLKGEN.

Блок CLKGEN изпълнява няколко функции. Тук е реализиран интерфейсът с PC - 16 входа за тестера (8 данни и 8 контролни) и 8 изхода, чрез които се формират адреси и сигнали за запис и четене.

Чрез кварцов генератор 8 MHz и програмираме от PC броячи се генерират тактови сигнали за патерна (Frameperiod от 1 us до 4 ms) за ASIC. Всеки тествектор може да бъде изпълняван до 255 пъти- число, записано в LOOPRAM на платката.

В тестов режим адресният брояч генерира адресите на тествекторите за RAM паметта синхронно с такта за патерна и LOOPRAM-а. При генерирана грешка в някой канал сигналът ERRORB спира адресния брояч и неговото съдържание, намалено с 1, е адресът на тествектора, предизвикал грешката, а по състоянието на ASIC, записано в Window.IN, се открива каналът, в който е възникнала.

Аналоговата карта ANALOG задава напрежения и измерва напрежение и ток на тестваната схема и всички блокове на тестера, нуждаещи се от калибрация и контрол.

Чрез два 8-входови мултиплексора, инструментален усилвател и 14-битов ADC (AD679) е реализиран волтметър, с който се измерва разликата на напреженията между съответните два входа на мултиплексорите. Това дава възможност да се измерва напрежение спрямо маса ($U = U_1 - OV$) или ток (разликата на две напрежения) ($I = (U_1 - U_2)/Rsence$). Обхватът на волтметъра е +/- 15 V, а грешката в работния диапазон -4.5 +12 V е $< 3 mV$.

Реализирани са и три източника на напрежение (Pin current) с възможност за измерване на тока през товара в три обхвата ($Rsence = 10K, 1K, 100 Ohm$). Изходното напрежение се задава с 12- битов DAC AD7537, а усиленият 10 пъти пад на напрежение върху $Rsence$ се измерва с волтметъра (в случая амперметър). Задаваните напрежения са от -4.5 до +12 V, а токът се измерва с обхвати до 100 uA, 1 mA, 10 mA, с грешка $< 0.1 \%$.

Двета блока Pin current обслужват аналоговите шини ABUS0 и ABUS1, третият VPS0 е подаден директно към LOADBOARD-а.

Шините PSBUS0 и PSBUS1 служат за контрол на тока и напрежението на програмируемите захранвания PPS.

На аналоговата карта са реализирани и 8 цифрови входа и 8 цифрови

изхода към LOADBOARD за комуникация с цифрови схеми, контрол на релета и др.

Четирите програмируеми захранвания PPS са източници на напрежение -4.5 до +12 V с токово ограничение +/- 5 до +/-200 mA. Изходното напрежение и токовете Isource и Isink се задават с два двойни 12 битови DAC AD7537. Чрез управляеми релета изходното напрежение се подава на PSBUS0, а усиленният 10 пъти пад върху Rsense = 5 Ohm на PSBUS1. Така чрез волтметъра на аналоговата карта се следи токът и напрежението на всички PPS.

В тестера има две високовoltови програмируеми захранвания HVPPS, изградени на същия принцип, но с обхват +/- 60V / 100 mA.

Модулът честотомер FREQCNTR е реализиран с чип AM9513A. Кварцовият генератор 6 MHz и петте регистъра позволяват генериране и измерване на честота до 1 MHz и временен интервал от 1us до 16s.

Програмното осигуряване включва библиотека TESTSYS.LIB с модули за управление на тестера (запис и четене по регистрите /асемблер/), функции и подпрограми за управление на всички модули /QuickBASIC и C++, функции за измерване на основни параметри на ИС. Отделно са разработени стандартни функции за измерване на контакти, ток на консумация, утечка, съпротивление, управление на патерна и др., което дава възможност за модулно изграждане на тестпрограми в кратък срок.

Друга група програми SYSTEST служат за калибиране и тестване на модулите в тестера. Калибрационната процедура включва измерване и приравняване по еталон на всички изходни величини и всички измервателни канали на тестера. За целта е разработена платка CALIBBOARD с набор от резистори и релета, която позволява натоварване на всички канали, цифровите входове и изходи и PPS на тестера. С многократни измервания и филтрации по всеки канал се установява грешката му в целия обхват от -4.5 до +12 V през 1 V и от -1 до +1 V през 0.1 V. Резултатите се линеаризират с минимално отклонение в целия обхват и получените стойности за GAIN и OFFSET за съответния канал се записват във файл CALIB.DAT. Калибрацията се извършва еднократно и се повтаря един път месечно или при смяна на модул или съмнение в точността. Калибирането на един модул отнема 30 - 100 s, а за целия тестер това време е 12 min. Създадена е

програма CADC за автоматично калибиране на ADC 679 с цифров волтметър PHILIPS P2525. При липса на такъв уред се използва вграденото опорно напрежение, реализирано с REF 01A и настроено с тример на 10.000 V. След това се калибира аналоговата платка с CANALOG - волтметъра, задаваните напрежения и измерваните токове. Следва калибиране на DUT картите и на PPS. Така се коригират грешките от разлика в резистори, ОУ, релета, мултиплексорите в канала.

Тестовите програми проверяват функционирането на модулите (запис и четене по всички достъпни регистри и памети) и точността им, като сравняват максималните отклонения с данните в LIMITS.BI. Грешката на задаваните с DAC и измервани с ADC величини не надхвърля 3 mV, а при компараторите за входни нива на ASIC за всички 8 канала на една карта е < 20 mV. Отпечатването на экрана и във .LOG файл на съобщенията за грешка при тестване улеснява оператора при локализиране и отстраняване на повредата.

Тестерът се произведежда и се внедрява за контрол на ИС в производствени условия.

UNIVERSAL TESTER FOR INTEGRATED CIRCUIT QUALITY CONTROL

Dr.Eng. Todor Savov - VMEI Sofia - 1994

A universal tester for measuring of IC's, its top view and a part of the software is described.

The tester possesses 64 independant digital channels, each of them can be programmed as an input or an output and can be connected to two analog busses. The IC can be connected to the channels and digital and analog signals can be forced and measured. The tester is controlled by an IBM PC, where the global result and some selected parameters of the IC can be written in a LOG file.

The software includes the TESTSYS library - modules and functions to measure the basic parameters of the IC, which allow a modul build up test programs in short terms.

Other SYSTEST programs ensure the calibration and the test of the tester modules.

The tester is in production and is used for IC production control.